DIALOG(R)File 352:Derwent WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

010052237

Image available

WPI Acc No: 1994-319948/199440

XRAM Acc No: C99-056238

XRPX Acc No: N99-139535

TFT semiconductor device manufacture - by forming clusters of catalyst

particles on amorphous silicon@ layer and re-annealing

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME)

Inventor: TAKAYAMA T; UOCHI H; ZHANG H; TAKEMURA Y; YAMAZAKI S

Number of Countries: 004 Number of Patents: 005

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date V	Veek
JP 6244104	Α	19940902	JP 9348532	Α	19930215	199440 B
US 5879977	Α	19990309	US 94195714	Α	19940214	199917
			US 96636819	Α	19960423	
CN 1098556	Α	19950208	CN 94103243	Α	19940215	199721
KR 169508	B1	19990201	KR 942596	Α	19940215	200038
US 6110770	A	20000829	US 94195714	Ą	19940214	200043
			US 96636819	A	19960423	
			US 99229306	Α	19990113	

Priority Applications (No Type Date): JP 9348532 A 19930215

Patent Details:

X 000000 20 0 0000			
Patent No	Kind Lan Pa	g Main IPC	Filing Notes
JP 6244104	A	7 H01L-021/20	
US 5879977	A	15 H01L-021/10	Cont of application US 94195714
CN 1098556	5 A	H01L-021/00	•
KR 169508	B1	H01L-021/20	
US 6110770	A	H01L-021/84	Cont of application US 94195714
			Div ex application US 96636819
			Div ex patent US 5879977

Abstract (Basic): JP 6244104 A

NOVELTY - A crystalline semiconductor for a thin film device is made by disposing a metal-containing catalyst (3A) on part of a silicon ilm (3) on an insulating substrate, annealing to crystallise the film and etching with acid to remove the metal from a portion of the film at which crystallisation terminates. INDEPENDENT CLAIMS are also included for the following: (a) a process for making a semiconductor device as above in which the metal-containing catalyst is applied as a salt in solution to an amorphous semiconductor and etching uses HF or HCl; and (b) a method as above in which crystallisation proceeds through diffusion of the metal through the semiconductor film.

USE - In forming thin film insulated gate field effect transistors

ADVANTAGE - Process times are reduced from 24 to 4 hours, lower temperatures can be used and device quality and stability is good.

DESCRIPTION OF DRAWING(S) - A cross-section of the thin film structure is shown. (3) Silicon; (3A) Nickel silicide; (4) Grain boundary.

US 5879977 A

NOVELTY - A crystalline semiconductor for a thin film device is made by disposing a metal-containing catalyst (3A) on part of a silicon film (3) on an insulating substrate, annealing to crystallise the film and etching with acid to remove the metal from a portion of the film at which crystallisation terminates. INDEPENDENT CLAIMS are also included for the following: (a) a process for making a semiconductor device as above in which the metal-containing catalyst is applied as a salt in solution to an amorphous semiconductor and etching uses HF or HCl; and (b) a method as above in which crystallisation proceeds through diffusion of the metal through the semiconductor film.

USE - In forming thin film insulated gate field effect transistors

ADVANTAGE - Process times are reduced from 24 to 4 hours, lower temperatures can be used and device quality and stability is good. DESCRIPTION OF DRAWING(S) - A cross-section of the thin film structure is shown. (3) Silicon; (3A) Nickel silicide; (4) Grain boundary.

Title Terms: TFT; SEMICONDUCTOR; DEVICE; MANUFACTURE; FORMING; CLUSTER; CATALYST; PARTICLE; AMORPHOUS; SILICON; LAYER; ANNEAL

Derwent Class: G06; L03; U11

International Patent Class (Main): H01L-021/00; H01L-021/10; H01L-021/20;

H01L-021/84

International Patent Class (Additional): H01L-021/324; H01L-021/336;

H01L-029/784

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

04572204

Image available

SEMICONDUCTOR AND ITS MANUFACTURE

PUB. NO.:

06-244104 [JP 6244104 A]

PUBLISHED:

September 02, 1994 (19940902)

INVENTOR(s): CHIYOU KOUYUU

UOJI HIDEKI

TAKAYAMA TORU YAMAZAKI SHUNPEI TAKEMURA YASUHIKO

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.:

05-048532 [JP 9348532]

FILED:

February 15, 1993 (19930215)

INTL CLASS:

[5] H01L-021/20; H01L-021/324; H01L-021/336; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS - Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1636, Vol. 18, No. 626, Pg. 93,

November 29, 1994 (19941129)

ABSTRACT

PURPOSE: To provide a crystalline silicon film at a low cost, by forming an island type film, dots, particles, clusters, etc., which contain nickel, iron, covalt and platinum, on or under a silicon film in the amorphous state.

CONSTITUTION: Before an amorphous silicon film 1 is formed, a nickel film is deposited to be 50-1000 angstroms thick by a sputtering method, and an island type nickel region 2 is formed by patterning the film. The nickel region is annealed for 8 hours in a nitrogen atmosphere at 450-580 deg.C. In the intermediate state, nickel progresses as nickel silicide 3A toward the central part from the island type nickel film 2 in the end portion, and the part 3 through which the nickel has passed turns to a crystalline silicon. Crystallization which has started from the island type nickel film soon collides with each other, and the crystallization ends while the nickel silicide 3A is left in the intermediate part.

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-244104

(43)公開日 平成6年(1994)9月2日

(51) Int. C1. 5 HO1L 21/20 ————————————————————————————————————	識別記号	8122-4M 8617-4M	FI	
// HOIL 21/336 29/784		9056-4 M	HOIL 29/78 審査請求	311 Y 未請求 請求項の数12 FD (全7頁
(21)出願番号	特願平5-48532		(71)出顧人	000153878 株式会社半導体エネルギー研究所
(22)出顧日	平成5年(1993)2月	115日		神奈川県厚木市長谷398番地
,			(72)発明者	張 宏勇 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
			(72)発明者	魚地 秀貴 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
		·	(72)発明者	高山 徹 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
				最終頁に続


(54) 【発明の名称】半導体およびその製造方法

(57) 【要約】

(19)日本国特許庁(JP)

[目的] 実質的にアモルファス状態のシリコン膜を通常のアモルファスシリコンの結晶化温度よりも低い温度でのアニールによって結晶化させる方法を提供する。

【構成】 アモルファスシリコン膜の上もしく下に選択的に島状、線状、ストライプ状、ドット状のニッケル、鉄、コパルト、白金の単体、もしくはそれらの珪化物等を有する被膜、粒子、クラスター等を形成し、アモルファスシリコンの結晶化温度よりも20~150℃低い温度でアニールすることによって、これを出発点として結晶化を進展させ、結晶シリコン膜を得る。



【特許請求の範囲】

【請求項1】 基板上に選択的にニッケル、鉄、コバルト、白金の少なくとも1つを含有する物体を形成する第1の工程と、前配ニッケル、鉄、コバルト、白金の少なくとも1つを含有する物体を覆って、実質的にアモルファス状態のシリコン膜を形成する第2の工程と、第2の工程の後に基板を通常のアモルファスシリコンの結晶化温度より低い温度でアニールする第3の工程とを有することを特徴とする半導体の製造方法。

【請求項2】 請求項1において、第3の工程の後に基 10 板をフッ酸もしくは塩酸を含有する酸によって処理する 第4の工程を有することを特徴とする半導体の製造方 法。

【請求項3】 請求項1において、第1の工程で使用されるニッケル、鉄、コバルト、白金の少なくとも1つを含有する物体は珪素とニッケルを含有し、その組成比は、珪素/ニッケル=0.4~2.5であることを特徴とする半導体の製造方法。

【請求項4】 請求項1において、第3の工程のアニー 類性) ル温度は通常のアモルファスシリコンの結晶化温度より 20 いた。 20~150℃低いことを特徴とする半導体の製造方 【00 法

【請求項5】 基板上に実質的にアモルファス状態のシリコン膜を形成する第1の工程と、前記シリコン膜上に、選択的にニッケル、鉄、コパルト、白金の少なくとも1つを含有する物体を形成する第2の工程と、第2の工程の後に基板を通常のアモルファスシリコンの結晶化温度より低い温度でアニールする第3の工程とを有することを特徴とする半導体の製造方法。

【請求項6】 請求項5において、第3の工程の後に基 30 板をフッ酸もしくは塩酸を含有する酸によって処理する 第4の工程を有することを特徴とする半導体の製造方 法。

【請求項7】 請求項5において、第1の工程で使用されるニッケル、鉄、コパルト、白金の少なくとも1つを含有する物体は珪素とニッケルを含有し、その組成比は、珪素/ニッケル=0、4~2、5であることを特徴とする半導体の製造方法。

【請求項8】 請求項5において、第3の工程のアニール温度は通常のアモルファスシリコンの結晶化温度より 40 20~150℃低いことを特徴とする半導体の製造方法。

【請求項9】 結晶性シリコン膜において、水素濃度が 0.01原子%以上5原子%以下であり、ニッケル、 鉄、コパルト、白金の少なくとも1つ濃度が0.005 原子%以上1原子%以下の濃度であることを特徴とする 半導体

【請求項10】 請求項9において、炭素、酸素、窒素の濃度が1×10¹ c m⁻³以下であることを特徴とする 半導体。 【請求項11】 請求項9において、ラマン散乱分光によって結晶化が確認されることを特徴とする半導体。

【請求項12】 請求項9において、絶縁基板表面に形成されたことを特徴とする半導体。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜状の絶縁ゲイト型電界効果トランジスタ(薄膜トランジスタもしくはTFT)等の薄膜デバイスに用いられる結晶性半導体を得る方法に関するものである。

[0002]

【従来の技術】従来、薄膜状の絶縁ゲイト型電界効果トランジスタ(TFT)等の薄膜デバイスに用いられる結晶性シリコン半導体薄膜は、絶縁基板等の絶縁表面上にプラズマCVD法や熱CVD法で形成されたアモルファスシリコン膜を電気炉等の装置の中で600℃以上の温度で12時間以上の長時間にわたって結晶化させて作製された。特に十分な特性(高い電解効果移動度や高い信頼性)を得るためにはより長時間の熱処理が求められていた。

[0003]

【発明が解決しようする課題】しかしながら、このような従来の方法は多くの課題を抱えていた。1つはスループットが低く、したがって、コストが高くなることである。例えば、この結晶化工程に24時間の時間を要するものとすると、基板1枚当たりの処理時間を2分とすれば720枚の基板を同時に処理しなければならなかった。しかしながら、例えば、通常使用される管状炉では、1度に処理できる基板の枚数は50枚がせいぜいで、1つの装置(反応管)だけを使用した場合には1枚当たり30分も時間がかかってしまった。すなわち、1枚当たりの処理時間を2分とするには、反応管を15本も使用しなければならなかった。このことは投資規模が拡大することと、その投資の減価償却が大きく、製品のコストに跳ね返ることを意味していた。

【0004】もう1つの問題は、熱処理の温度であった。通常、TFTの作製に用いられる基板は石英ガラスのような純粋な酸化珪素からなるものと、コーニング社7059番(以下、コーニング7059という)のような無アルカリのホウ珪酸ガラスに大別される。このうち、前者は、耐熱性が優れており、通常の半導体集積回路のウェファープロセスと同じ取扱いができるため、温度に関しては何ら問題がない。しかしながら、そのコストが高く、基板面積の増加と共に指数関数的に急激に増大する。したがって、現在のところ、比較的小面積のTFT集積回路にのみ使用されている。

[0005] 一方、無アルカリガラスは、石英に比べれ ばコストは十分に低いが、耐熱性の点で問題があり、一 般に歪み点が550~650℃程度、特に入手しやすい 50 材料では600℃以下であるので、600℃の熱処理で

は基板に不可逆的な収縮やソリという問題が生じた。特 に基板が対角10インチを越えるような大きなものでは 顕著であった。以上のような理由から、シリコン半導体 膜の結晶化に関しては、550℃以下、4時間以内とい う熱処理条件がコスト削減に不可欠とされていた。本発 明はこのような条件をクリアする半導体の作製方法およ び、そのような半導体を用いた半導体装置の作製方法を 提供することを目的とする。

[0006]

【課題を解決するための手段】本発明は、アモルファス 10 状態、もしくは実質的にアモルファス状態と言えるよう な乱雑な結晶状態(例えば、結晶性のよい部分とアモル ファスの部分が混在しているような状態)にあるシリコ ン膜の上もしくは下にニッケル、鉄、コバルト、白金を 含有する島状の膜やドット、粒子、クラスター、線等を 形成し、これを通常のアモルファスシリコンの結晶化温 度よりも低い温度、好ましくは20~150℃低い温 度、例えば580℃以下の温度でアニールすることによ って結晶性シリコン膜を得ることを特徴とする。

[0007] 従来のシリコン膜の結晶化に関しては、結 20 晶性の島状の膜を核として、これを種結晶として固相エ ピタキシャル成長させる方法(例えば、特開平1-21 4110等)が提案されている。しかしながら、このよ うな方法では、600℃以下の温度ではほとんど結晶成 長が進行しなかった。シリコン系においては、一般にア モルファス状態から結晶状態に移行するには、アモルフ

アモルファスシリコン (シリコンA) + 珪化ニッケル (シリコンB)

→珪化ニッケル(シリコンA)+結晶シリコン(シリコンB)

(シリコンA、Bはシリコンの位置を示す) という反応 が生じることが明らかになった。この反応のポテンシャ 30 ル障壁は十分に低く、反応の温度も低い。

【0009】この反応式は、ニッケルがアモルファスシ リコンを結晶シリコンに造り変えながら進行してゆくこ とを示している。実際には、580℃以下で、反応が開 始され、450℃でも反応が観測されることが明らかに なった。典型的には、通常のアモルファスシリコンの結 晶化温度に比較して20~150℃低い温度で結晶化で きることが示された。当然のことであるが、温度が高い ほど反応の進行する速度が速い。その様子を図3 (実施 例参照) に示す。また、同様な効果は、白金(Pt)、 40 鉄(Fe)、コパルト(Co)でも認められた。

【0010】本発明の特徴は結晶成長が円形に進展する ことである。これは上記の反応のニッケル等の移動が等 方的に進行するためであり、結晶格子面にそって直線的 に成長する従来の結晶化とは異なる。

【0011】本発明では、島状、ストライプ状、線状、 ドット状のニッケル、鉄、コパルト、白金単体もしくは その非化物等のニッケル、鉄、コパルト、白金の少なく とも1つを含有する膜、粒子、クラスター等を出発点と して、ここからニッケル、鉄、コパルト、白金が上記の 50

ァス状態にある分子鎖を分断し、しかもその分断された 分子が、再び他の分子と結合しないような状態としたう えで、何らかの結晶性の分子に合わせて、分子を結晶の 一部に組み換えるという過程を経る。しかしながら、こ の過程のなかで、最初の分子鎖を分断して、他の分子と 結合しない状態に保持するためのエネルギーが大きく、 結晶化反応においてはここが障壁となっている。このエ ネルギーを与えるには、1000℃程度の温度で数分、 もしくは600℃程度の温度では数10時間が必要であ り、時間は温度(=エネルギー)に指数関数的に依存す るので、600℃以下、例えば、550℃では、結晶化 反応が進行することはほとんど観測できなかった。 従来 の固相エピタキシャル結晶化の考えも、この問題に対す る解答を与えたものではなかった。

【0008】本発明人は、従来の固相結晶化の考えとは 全く別に、何らかの触媒作用によって、前記の過程の障 壁エネルギーを低下させることを考えた。本発明人は二 ッケル(Ni)、白金(Pt)、鉄(Fe)、コパルト (Co) がシリコンと結合して珪化物となり、例えば、 ニッケルに関しては、容易に珪化ニッケル(化学式Ni Si, 、0. 4≤x≤2. 5)となり、かつ、珪化二ッ ケルの格子定数がシリコン結晶のものに近いことに着目 した。そこで、結晶シリコンー珪化ニッケルーアモルフ ァスシリコンという3元系のエネルギー等をシミュレー ションした結果、アモルファスシリコンは珪化ニッケル との界面で容易に反応して、

反応に伴って周囲に展開してゆくことによって、結晶シ リコンの領域を拡げてゆく。なお、ニッケル、鉄、コパ ルト、白金を含有する材料としては、酸化物は好ましく ない。これは、酸化物は安定な化合物で、上記反応を開 始することができないからである。

【0012】このように特定の場所から拡がった結晶シ リコンは、従来の固相エピタキシャル成長とは異なる が、結晶性の連続性のよい、単結晶に近い構造を有する ものであるので、TFT等の半導体素子に利用するうえ では都合がよい。基板上に均一にニッケル、鉄、コパル ト、白金を含む材料を設けた場合には、結晶化の出発点 が無数に存在して、そのため結晶性の良好な膜を得るこ とは難しかった。その違いは代表的にはラマン散乱分光 やX線回折に明確に現れ、本発明では良好な結晶性がこ れらの部積手段から明らかになった。

【0013】また、この結晶化の出発材料としてのアモ ルファスシリコン膜は水素濃度が少ないほど良好な結果 が得られた。ただし、結晶化の進行にしたがって、水素 が放出されるので、得られたシリコン膜中の水素濃度は 出発材料のアモルファスシリコン膜の水素濃度とはそれ ほど明確な相関は見られなかった。本発明による結晶シ リコン中の水素濃度は、典型的には0.01原子%以上

5原子%以下であった。さらに、良好な結晶性を得るた めには、アモルファスシリコン膜中には炭素、窒素、酸 案の濃度は少ないほど良く、1×10''cm''以下であ ることが望まれる。したがって、発明に用いるニッケ ル、鉄、コバルト、白金を含む材料もこの点を考慮して 選択すべきである.

【0014】ただし、ニッケル、鉄、コパルト、白金そ のものは半導体材料としてのシリコンにとっては好まし くない。そこで、これを除去することが必要であるが、 ニッケルに関しては上記の反応の結果、結晶化の終端に 10 達した珪化ニッケルはフッ酸もしくは塩酸に容易に溶解 するので、これらの酸による処理によって基板からニッ ケルを減らすことができる。本発明によるシリコン膜中 のニッケルの濃度は、典型的には0.005%以下1原 子%以下であった。

【0015】本発明によって作製した結晶シリコン膜を TFT等の半導体素子に利用する上で、上記の説明から 明らかなように、結晶化の終端(ここは、複数の出発点 から開始された結晶化がぶつかる部分であるが)では、 大きな粒界(結晶性の不連続な部分)が存在し、また、 ニッケルの濃度が高いので、半導体素子を設けることは 好ましくない。したがって、本発明を利用して半導体素 子を形成するにあたっては、結晶化の出発点となるニッ ケル含有物被膜のパターンと半導体素子のパターンとを 最適化しなければならない。以下に実施例を示し、より 詳細に本発明を説明する。

[0016]

【実施例】本実施例は、コーニング7059ガラス基板 上の島状の複数のニッケル膜を形成し、これらを出発点 としてアモルファスシリコン膜の結晶化をおこない、得 30 られた結晶シリコン膜を用いてTFTを作製する方法に ついて記述する。島状のニッケル膜を形成する方法に は、それをアモルファスシリコン膜の上に設けるか、下 に設けるかという点で2つの方法がある。図2(A-1) は下に設ける方法であり、図2 (A-2) は上に設 ける方法である。特に後者について注意しなければなら ないことは、アモルファスシリコン膜の全面にニッケル が形成された後にこれを選択的にエッチングするという 工程となるので、ニッケルとアモルファスシリコンが少 量ではあるが反応して、珪化二ッケルが形成されてしま 40 う。これを残存させたままでは、本発明が目的とするよ うな良好な結晶性のシリコン膜は得られないので、塩酸 やフッ酸等で、この珪化ニッケルを十分に除去してしま うことが求められる。また、そのため、アモルファスシ リコンは初期より薄くなる。

【0017】いずれの場合においても、ニッケル(もし くは珪化ニッケル)のパターニングには従来から知られ ているエッチオフ法(ニッケル膜を形成した後にフォト レジストをフォトリソグラフィー法によってパターニン グレ、フォトレジストがない部分をのニッケル膜をエッ 50 て、結晶化が終了する。図4、図5には本実施例によっ

チングすることによって選択的にニッケル膜を形成する 方法)やリフトオフ法(フォトレジストをフォトリソグ ラフィー法によってパターニングし、その上にニッケル 膜を形成して、下地のフォトレジストを剥離させること によって選択的にニッケル膜を形成する方法)を用いれ ばよい.

【0018】一方、前者についてはそのような問題は生 じないが、この場合もエッチングによって、島状部分以 外のニッケル膜は完全に除去されることが望まれる。さ らに、残存ニッケルの影響を抑えるためには、基板を酸 素プラズマやオソン等によって処理して、島状領域以外 のニッケルを酸化させてしまえばよい。

【0019】いずれの場合も、基板(コーニング705 9) 1A上には、厚さ2000Aの下地酸化珪素膜1B をプラズマCVD法によって形成した。また、アモルフ ァスシリコン膜1は厚さ200~3000Å、好ましく は500~1500Aとし、プラズマCVD法もしくは 減圧CVD法によって作製した。アモルファスシリコン 膜は350~450℃で0.1~2時間アニールするこ とによって水素出しをおこなって、膜中の水素濃度を5 原子%以下にしておくと結晶化しやすかった。図2(A -1) の場合には、アモルファスシリコン膜1の形成の 前にスパッタ法によってニッケル膜を厚さ50~100 0人、好ましくは100~500人堆積し、これをパタ ーニングして島状ニッケル領域2を形成した。

[0020] 一方、図2(A-2)の場合には、アモル ファスシリコン膜1の形成の後にスパッタ法によってニ ッケル膜を厚さ50~1000人、好ましくは100~ 500A堆積し、これをパターニングして島状ニッケル 領域2を形成した。この様子を上方から見た図面を図1 (A) に示す。

[0021] 島状ニッケルは一辺2 μmの正方形で、そ の間隔は、 $5\sim50\mu m$ 、例えば $20\mu m$ とした。ニッ ケルの代わりに珪化ニッケルを用いても同様な効果が得 られる。また、ニッケルの成膜時には基板を100~5 00℃、好ましくは180~250℃に加熱しておくと 良好な結果が得られた。これは下地の酸化珪素膜とニッ ケル膜とも密着性が向上することと、酸化珪素とニッケ ルが反応して、珪化ニッケルが生成するためである。酸 化珪素のかわりに窒化珪素、炭化珪素、珪素を用いても 同様な効果が得られる。

【0022】次に、これを450~580℃、例えば5 50℃で8時間窒素雰囲気中でアニールした。図2

- (B) は、その中間状態で、図2(A)において、端の ほうにあった島状ニッケル膜からニッケルが珪化ニッケ ル3Aとして中央部に進行し、また、ニッケルが通過し た部分3は結晶シリコンとなっている。やがて、図2
- (C) に示すように2つの島状ニッケル膜から出発した 結晶化がぶつかって、中間に珪化ニッケル3Aが残っ

7

て得られた結晶シリコン膜のラマン散乱分光、およびX線回折の結果を示す。図4のC-Siとは、標準試料である単結晶シリコンのスペクトルであり、(a)は本実施例によって得られた結晶領域、(b)は未結晶領域のラマンスペクトルである。結晶領域のラマンスペクトルおよびX線回折より、いずれも良好な結晶が得られたことが示されている。

【0023】図1(B)は、この状態の基板を上方から見た様子を示したもので、図2(C)の珪化ニッケル3 Aとは、粒界4のことである。さらにアニールを続けれ 10ば、ニッケルは粒界4に沿って移動して、これらの島状ニッケル領域(この段階では原形を留めていることはないが)の中間領域5に集まる。

[0024]以上の工程で結晶シリコンを得ることができるが、このときに生じる珪化ニッケル3Aからニッケルが半導体被膜中に拡散することは好ましくない。したがって、フッ酸もしくは塩酸でエッチングすることが望まれる。なお、フッ酸、塩酸ともシリコン膜には影響を与えない。エッチングした様子を図2(D)に示す。粒界のあった部分は溝4Aとなる。この溝を挟むようにTFTの半導体領域(活性層等)を形成することは好ましくない。TFTの配置に関しては、その例を図1(C)に示すが、半導体領域6は粒界4を横切らないように配置した。一方、ゲイト配線7は粒界4を横切ってもよい

【0025】上記の手法によってアモルファスシリコン 膜の結晶化を行う際に2μm角のニッケル領域から結晶 化が進行する速度のアニール温度依存性を調べた。ここでは、結晶化の先端がニッケル領域から10~50μm の距離に到達するまでのアニール時間から結晶化速度を 30 算出した。図3にその例を示す。図においては、アモルファシリコンの膜厚を2種類(500Åと1500Å)用意して、その比較をおこなった。当然のことながら、アニール温度が高ければ高いほど結晶化速度は大きい。また、アモルファスシリコン膜の厚さにも依存し、厚い膜ほど結晶化しやすいことが分かった。実際の半導体素子1つの典型的な大きさは50μm以下であるので、アニール時間を5時間とすると、結晶化速度は20μm/トェ以上が必要で、シリコンの膜厚を1500Åとする

と、図3のデータからは550℃以上の温度が必要であることが分かる。

[0026]

【発明の効果】以上、述べたように、本発明はアモルファスシリコン結晶化の低温化、短時間化を促進するという意味で画期的なものであり、また、そのための設備、装置、手法は極めて一般的で、かつ量産性に優れたものであるので、産業にもたらす利益は図りしえないものである。

[0027] 例えば、従来の固相成長法においては、少なくとも24時間のアニールが必要とされたために、1枚当たりの基板処理時間を2分とすれば、アニール炉は15本も必要とされたのであるが、本発明によって、4時間以内に短縮することができたので、アニール炉の数を1/6以下に削減することができる。このことによる生産性の向上、設備投資額の削減は、基板処理コストの低下につながり、ひいてはTFT価格の低下とそれによる新規需要の喚起につながるものである。このように本発明は工業上、有益であり、特許されるにふさわしいものである。

【図面の簡単な説明】

【図1】 実施例の工程の上面図を示す。 (結晶化と TFTの配置)

【図2】 実施例の工程の断面図を示す。 (選択的に 結晶化する工程)

【図3】 結晶化速度と温度の関係を示す。

【図4】 実施例で得られた結晶シリコンのラマン散 乱分光結果を示す。

【図5】 実施例で得られた結晶シリコンのX線回折結果を示す。

【符号の説明】

1 ・・・アモルファスシリコン

2 ・・・島状ニッケル膜


3 ・・・結晶シリコン


4 ・・・粒界


5 ・・・結晶化の進行していない領域

6・・・半導体領域


7 ・・・ゲイト配線







【図5】



フロントページの続き

(72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内